Das Kefk Network Wiki befindet sich im Testbetrieb.
Synchronzähler
Aus Kefk.
Ein Synchronzähler ist ein Bauteil aus der Digitaltechnik, das eine Folge von natürlichen Zahlen erzeugt. Die Darstellung der Zahlen erfolgt im Dualsystem. Die Menge der darstellbaren Zahlen und ihre Reihenfolge ist bauteilabhängig. Die Anzahl der möglichen Zahlen ist auf Zweierpotenzen
festgelegt. Man spricht daher auch von n-bit-Synchronzählern.
Inhaltsverzeichnis |
Aufbau
Ein n-bit-Synchronzähler ist aus n JK-Flipflops aufgebaut. Der Takteingang jedes Flipflops ist mit einem Taktgeber CLK verbunden. Durch diese Struktur laufen alle Flipflops synchron zum externen Takt. Daher auch der Name des Bauteils (vgl. Asynchronzähler). Die Fähigkeit, eine Zahlenfolge zu erzeugen, ergibt sich durch die Verschaltung der Eingänge jedes einzelnen Flipflops.
Ein JK-Flipflop verhält sich wie ein T-Flipflop, wenn beide Eingänge denselben Pegel haben. Bei J = K = 1 wechselt der Pegel am Ausgang und bei J = K = 0 bleibt er unverändert. Diese Eigenschaft wird für den Synchronzähler verwendet. Im Folgenden wird ein 4-bit-Vorwärtszähler mit den Ausgängen Q0 bis Q3 beschrieben, der die Zahlen von 0000B (=0D) bis 1111B (=15D) in natürlicher Reihenfolge zählt.
|
|
|
</center>
Daraus ergibt sich folgende Verschaltung:
- Das am wenigsten signifikante Bit (Q0) soll bei jeder steigenden Taktflanke wechseln und wird daher direkt mit dem Taktgeber CLK verbunden.
- Das nächsthöhere Bit (Q1) soll nur wechseln, wenn der Ausgang Q0 den Pegel 1 hat (also während des vorigen Takts eine 1 ausgegeben hat). Dies wird realisiert, indem man Q0 mit den Eingängen des zweiten Flipflops verbindet
- Das nächsthöhere Bit (Q2) soll nur wechseln, wenn alle niedrigeren Bits (Q0 und Q1) den Pegel 1 haben (also während des vorigen Takt die Binärzahl 11 dargestellt haben). Dies wird mit einem UND-Gatter realisiert.
- Das nächsthöhere Bit (Q3) soll nur wechseln, wenn alle niedrigeren Bits (Q0, Q1 und Q2 ) den Pegel 1 haben (also im vorigen Takt die Binärzahl 111 dargestellt haben). Dies wird mit einem zusätzlichen UND-Gatter realisiert, welches das Ergebnis aus dem vorigen Schritt mitverwendet.
Das Beispiel lässt sich auf diese Weise fortsetzen um beliebig große Zähler zu erzeugen.
Eigenschaften
Da jedes Flipflop den externen Takt CLK bekommt, hat der Synchronzähler gegenüber dem Asynchronzähler den Vorteil, dass sich schaltzeitbedingte Verzögerungen nicht summieren und so höhere Taktraten und größere Zähler möglich sind. Ein weiterer Vorteil besteht darin, dass der Synchronzähler beliebige Zahlenfolgen darstellen kann (etwa 1,3,7,5,...).
Varianten
Rückwärtszähler
Einen synchronen Rückwärtszähler erhält man, indem man in der oben beschriebenen Schaltung statt der Q-Ausgänge die
-Ausgänge verwendet.-
Beliebige Zahlenfolgen
Für Zahlenfolgen, die nicht der natürlichen Reihenfolge entsprechen, müssen die oben beschriebenen UND-Gatter durch komplexere Schaltungen ersetzt werden. Für den Entwurf dieser Schaltungen gibt es ein spezielles Verfahren.
Beliebige Zahlenfolgen mit Wiederholungen
Sollen innerhalb einer Zählperiode eine oder mehrere Zahlen häufiger vorkommen (etwa 1,2,2,3) benötigt man einen Umcodierer. Zunächst weist man jeder Zahl der Folge eine neue Zahl zu, so dass die resultierende Folge keine doppelten Zahlen erhält. Im angegebenen Beispiel wäre das 1->0, 2->1, 2->2, 3->3. Aus der neuen Zahlenfolge (0,1,2,3) lässt sich wie gewohnt ein Synchronzähler erzeugen. Die Ausgänge werden nun mit Hilfe eines Umcodierers in die gewünschten Zahlenwerte transformiert.
siehe auch: Asynchronzähler, Digitaltechnik
| Dieses Dokument entstammt in seiner ersten oder einer späteren Version der deutschsprachigen Wikipedia. Es ist dort zu finden unter dem Stichwort Synchronz%C3%A4hler, die Liste der bisherigen Autoren befindet sich in der Versionsliste; die Originalfassung kann dort auch bearbeitet werden. Alle Texte der Wikipedia und ihre Derivate stehen unter der GNU-Lizenz für freie Dokumentation. |
