Das Kefk Network Wiki befindet sich im Testbetrieb.
Programmable Array Logic
Aus Kefk.
| [[Hilfe:Cache|Fehler beim Thumbnail-Erstellen]]: convert: unable to open image `/var/www/kefk/w/images/f/f0/MMI_PAL_16R6.jpg': No such file or directory. |
Programmable Array Logic (kurz PAL genannt) sind elektronische Halbleiterbausteine, die durch Programmierung eine logische Verknüpfungsstruktur der Eingangssignale zu den Ausgangssignalen erhalten. PALs sind Sonderfälle von PLAs (programmable logic arrays) und sind dadurch gekennzeichnet, dass ausschließlich ihr UND-Array programmierbar ist. PALs sind nur 1x beschreibbar, da die Verknüpfungen auf dem Chip durch das „durchbrennen“ von Verbindungen beim Programmieren hergestellt werden.
Als Weiterentwicklung der PALs kamen zuerst durch die Firma Lattice Semiconductor die wiederbeschreibbaren Generic Array Logic (kurz GAL genannt) Bausteine auf den Markt. Sie bestehen aus einer programmierbaren UND-Matrix und einer fest verdrahteten ODER-Matrix.
Heutzutage werden sowohl PALs als auch PLAs kaum noch eingesetzt und sind fast vollständig durch CPLDs abgelöst worden. CPLDs besitzen keine Einschränkungen betreffend der Verwendbarkeit der UND-/ODER-Matrizen im Eingangsbereich, sind elektrisch programmier- und löschbar, sind wie FPGAs in einheitlichen Hardwareprogrammiersprachen wie beispielsweise VHDL programmierbar und umfassen darüber hinaus eine bestimmte Anzahl an Registern.
 | Dieses Dokument entstammt in seiner ersten oder einer späteren Version der deutschsprachigen Wikipedia. Es ist dort zu finden unter dem Stichwort Programmable_Array_Logic, die Liste der bisherigen Autoren befindet sich in der Versionsliste; die Originalfassung kann dort auch bearbeitet werden. Alle Texte der Wikipedia und ihre Derivate stehen unter der GNU-Lizenz für freie Dokumentation. |
