Das Kefk Network Wiki befindet sich im Testbetrieb.

---

Aus Kefk.

In der Digitaltechnik bezeichnen Logikpegel definierte Bereiche für elektrische Spannungen, die sich auf Masse (Ground, GND) beziehen. Bei den üblichen binären Signalen sind zwei Spannungsbereiche erlaubt, die High-Pegel (auch H-Pegel, High, H) bzw. Low-Pegel (L-Pegel, Low, L) genannt werden.

In der sogenannten positiven Logik kodiert High-Pegel die Zahl 1 und Low-Pegel die Zahl 0, in negativer Logik stellt High-Pegel 0 und Low-Pegel 1 dar.

Inhaltsverzeichnis 1 Logikpegel 2 Positive und negative Logik 3 Standards 4 Literatur

Logikpegel

In der Digitaltechnik werden Informationen meist als elektrische Spannungen dargestellt. Dazu werden diskrete (wohlunterschiedene) und digitale (abzählbare) Spannungspegel verwendet. In der Regel sind die Informationen binär (zweiwertig) und somit sind auch zwei Spannungs- oder Logikpegel erforderlich: Der High-Pegel, die höhere Spannung, entspricht meist nahezu der Betriebsspannung; der Low-Pegel als niedrigere Spannung liegt meist nahe bei 0 Volt. Die genauen Pegel variieren je nach dem verwendeten Typ von Bausteinen.

Die beiden Pegel sind immer als Spannungsbereiche spezifiziert, da die realen Schaltungen nicht-digitales Verhalten zeigen: So sind beispielsweise die Ausgangsspannungen abhängig vom Laststrom (Innenwiderstand), induktive und kapazitive Eigenschaften der Verbindungen sowie externe Störquellen (z.B. durch kapazitive Kopplung) verfälschen das Signal und die verwendeten Bauelemente weisen herstellungsbedingte sowie temperaturabhängige Toleranzen auf. Deshalb wird für High-Pegel ausgangsseitig eine minimale Ausgangsspannung V_OH garantiert und eingangsseitig eine minimale Eingangsspannung V_IH gefordert. Die Ausgangsspannung V_OH ist immer größer als die Eingangsspannung V_IH, die Differenz V_OH - V_IH wird statischer Störabstand genannt und sorgt für die Betriebssicherheit der Schaltungen. Bei Low-Pegel gibt es entsprechend eine maximale Ausgangsspannung V_OL, die maximale Eingangsspannung V_IL und den statischen Störabstand V_IL - V_OL.

Zwischen beiden Pegeln, also zwischen V_IL und V_IH, liegt ein Bereich, der nicht definiert und als Signal nicht brauchbar ist (in der Grafik rot). Der Wechsel zwischen beiden Pegeln sollte daher immer schnell erfolgen, die Phase des Wechsels wird Signalflanke (in der Grafik blau dargestellt) genannt. Können die Pegel nicht scharf getrennt werden oder sind die Schaltzeiten nicht kurz genug, so wird häufig ein Schmitt-Trigger-Eingang benutzt, um eindeutige Logikpegel zu erhalten.

Positive und negative Logik

Die Logikpegel Low und High werden verwendet, um die beiden Werte 0 (auch falsch, false genannt) und 1 (wahr, true) darzustellen (Kodierung). Für diese Zuordnung gibt es zwei Möglichkeiten: In der positiven Logik bedeutet Low den Wert 0 und High den Wert 1. Bei negativer Logik sind die Verhältnisse umgekehrt, Low stellt eine 1 und High eine 0 dar. Die positive Logik ist der Normalfall.

Bestimmte Anwendungen erfordern aber auch eine negative Logik. Dies ist beispielsweise bei der V.24- oder RS-232-Schnittstelle so, ebenso ist bei der IEC-625-Schnittstelle das gesamte Handshake als negative Logik ausgeführt.

Positive und negative Logik bilden lediglich eine Notation in der Digitaltechnik. Wird ein Signal statt in positiver Logik neu in negativer Logik interpretiert (oder umgekehrt), so entspricht dies einer Negation an allen betroffenen Ein- und Ausgängen. Wenn beispielsweise ein UND-Gatter für positive Logik, mit den Eingängen A, B und dem Ausgang Y und der Funktion

in einer Umgebung mit negativer Logik eingesetzt wird, ergibt sich durch Negation von A, B und Y und anschließender Umformung mit den Gesetzen von De Morgan

Ein UND-Gatter für positive Logik wirkt somit als ODER-Gatter für negative Logik. (Siehe auch: Wired-AND, Wired-OR)

Standards

gängige Logikpegel (alle Angaben in Volt)

	Eingang		Ausgang
Technik	Low (VIL)	High (VIH)	Low (VOL)	High (VOH)
TTL 5V	≤ 0,8	≥ 2,0	≤ 0,4	≥ 2,4
CMOS 5V	≤ 1,5	≥ 3,5	≤ 0,5	≥ 4,44
LVTTL 3,3V	≤ 0,8	≥ 2,0	≤ 0,4	≥ 2,4
CMOS 2,5V	≤ 0,7	≥ 1,7	≤ 0,2	≥ 2,3
CMOS 1,8V	≤ 0,7	≥ 1,17	≤ 0,45	≥ 1,2
RS-232(*)	-12 bis -3	+3 bis +12
(*) = negative Logik, Tabelle ist noch in Überarbeitung.

Literatur

• JEDEC/EIA: JESD8-B: Interface Standard for Nominal 3 V/3.3 V Supply Digital Integrated Circuits. EIA, o.O. 1999. (englisch, Standard für LVTTL 3,3V)
• JEDEC/EIA: JESD8-5: 2.5V ± 0.2V (Normal Range), and 1.8V to 2.7V (Wide Range) Power Supply Voltage and Interface Standard for Nonterminated Digital Integrated Circuit. EIA, o.O. 1995. (englisch, Standard für CMOS 2,5V)
• JEDEC/EIA: JESD8-7: 1.8V ± 0.15V (Normal Range), and 1.2V - 1.95V (Wide Range) Power Supply Voltage and Interface Standard for Nonterminated Digital Integrated Circuit. EIA, o.O. 1997. (englisch, Standard für CMOS 1,8V)

Dieses Dokument entstammt in seiner ersten oder einer späteren Version der deutschsprachigen Wikipedia. Es ist dort zu finden unter dem Stichwort Logikpegel, die Liste der bisherigen Autoren befindet sich in der Versionsliste; die Originalfassung kann dort auch bearbeitet werden. Alle Texte der Wikipedia und ihre Derivate stehen unter der GNU-Lizenz für freie Dokumentation.